Artykuł A. Nercia w ONT “Od modelu do FPGA - generacja IP Core na układy Intel (rodziny CE4 i inne) z użyciem HDL Codera”
W świeżo opublikowanym artykule w ONT autor opisuje proces dodania, a następnie programowania nowego układu za pomocą narzędzia HDL Coder.
