Artykuł A. Nerć w ONT „Od modelu do FPGA - generacja IP Core na układy Intel (rodziny CE4 i inne) z użyciem HDL Codera” część 2
Druga cześć artykułu opisuje proces rozbudowy poprzedniego rozwiązania o przetwornik analogowo-cyfrowy oraz użycia go do sterowania urządzeniami (np. silnikiem DC) za pomocą sygnału PWM z pełnym wykorzystaniem możliwości środowiska MATLAB i Simulink w zakresie konfigurowania i komunikacji z układami FPGA.
